Strumenti Utente

Strumenti Sito


chippalippa

Questa è una vecchia versione del documento!


ChippaLippa

Il progetto ChippaLippa nasce nella primavera 2018 in seguito all'evento “8bit de noattri” organizzato dall'associazione Firenze Vintage Bit, dove è stato illustrato come realizzare con i componenti discreti della famiglia logica TTL un piccolo processore. Il nostro progetto vanta minor complessità e prevede la realizzazione di un micrcocomputer basato su un derivato del processore MOS 6502 (della stessa famiglia di ben più noti home computer anni '80).

Materiali acquistati ed a disposizione

  • WDC 65C02S (versione statica del MOS 6502)
  • Rockwell 6551 (ACIA - Asynchronous Communications Interface Adapter)
  • Rockwell 6522 (VIA - Versatile Interface Adapter)
  • 74HC00 (porta NAND2 quad)
  • 74HC04 (porta NOT hex)
  • 74HC139 (2-to-4 decoder/demux)
  • SRAM 8Kx8 [di recupero, da testare] IS61C64AH (1pz) e CL63C256N (4pz)
  • NE555 q.b.
  • HEF4551 (binary to sevseg) (6pz)

ToDo list

  • Costruire un generatore di clock “a pulsante”;
  • Aggiungere reset all'accensione;
  • Realizzare programmatore EEPROM/FLASH [1] [2]. :!: Le EEPROM di recupero si cancellano a 12V, verificare anche la compatibilità pin2pin con le FLASH. Servono:
    • 2x74HC595 (shift registers) OK;
    • Zoccolo ZIF 32 pin wide;
    • Fare PCB.
  • Adattare la PCB con i 7-segmenti a “ispezionatore di bus” e testarla sul 6502 non adattabile
  • Costruire un generatore di clock a frequenza regolabile

Step 1 - NOPNOPNOP

  • Clock con 555, periodo 1s, bloccabile manualmente;
  • Bus dati bloccato a $EA (NOP);
  • Segnali accessori bloccati a default (RDY, IRQB, NMIB, BE, SOB).

Verifica: il bus indirizzi viene incrementato ogni due colpi di clock:

  • >=2 colpi di clock con reset;
  • 6 colpi di clock per entrare a regime (:!: 7-1)
  • A = 0xFFFC
  • A = 0xFFFD (lettura vettore reset: 0xEAEA hardcoded)
  • A = 0xEAEA
  • A = 0xEAEB (legge NOP ed esegue)

Step 2

Step 3

Mappa della memoria

+-------------+
|             | 0
+  RAM 16K    +
| bank switch | 1
+-------------+
|RAM 8K shared| 2
+-------------+
|             | 3
+-------------+
|             | 4
+-------------+
|             | 5
+-------------+
|             | 6
+-------------+
|  ROM 8K     | 7
+-------------+

3-6 Input/Output (TODO)

  • VIA
  • ACIA
  • Display

Reference

chippalippa.1598900145.txt.gz · Ultima modifica: 2020/08/31 20:55 da giuliof